Conception et simulation électromagnétique d’un transistor PMOS

Date : 2007

Type : ter

Formation : M1 EEA

Mots Clefs

Resumé

Réaliser un transistor de taille centimètrique pour pouvoir le tester en haute fréquence. Le but de ces tests est de pouvoir réaliser un transistor de puissance en haute fréquence malgré les problèmes liés à ces fréquences.
D’abord nous devons le concevoir c’est pourquoi nous allons le modéliser en ligne micro rubans et le simuler sous Ansoft Designer ainsi pour le dimensionner et ainsi l’adapter en impédance. Il existe des contraintes tels que le support et ainsi que l’ajout de composants montés en surface ( transistors et condensateurs) qui nous limitent sur la dimension du transistor. L’effet des capacités parasites au niveau du recouvrement grille-drain et grille-source typique au technologie MOS devra aussi être simulé car elles posent des problèmes en hautes fréquences lorsque le canal n’est pas conducteur. En parallèle un support avec des connecteurs SMA pour réaliser les tests a été conçu.

Pas de poster