Décodeur AC3 sur un processeur LEON
Mots Clefs
Resumé
Ce stage est effectué à Thomson R&D, à Rennes. L'objectif du TER est de décoder un flux AC3, nommé bitstream, stocké en mémoire pour simplifier les choses, et ce, sur une architecture de type RISC 32 bits. Le processeur est le Leon, implémentation libre du processeur SparcV8 de Sun. Les données fixées (horloge à 270MHz / 32ko de cache instructions / 32ko de cache données / 32Mo de DDRAM) nous permettent de faire des mesures de performances et ce, grâce à un simulateur "cycle accurate" du processeur réel.
Pas de poster
Voir aussi :
- Développement de fonctionnalités et d'interfaces d'aide à la gestion du bâtiment tertiaire
2008 | stage | M2 IDBCI (ex ITEA) | Mathieu Gallissot - Développement d'un service de suivie de consommation
2011 | stage | M2 IDBCI (ex ITEA) | Vivien Charles - La GTB au cœur du confort et de l'efficacité énergétique
2018 | stage | M2 IDBCI (ex ITEA) | Corentin Miyoulou - Evaluation des solutions "serveur centralisé/client léger"
2004 | stage | M2 IDBCI (ex ITEA) | Guillaume Lorho - Utilisation d’un script python avec un automate Crestron: Réservation de salles via une requête HTTP
2024 | rapport de projet | M2 IDBCI (ex ITEA) | El Hachemi Bouakline et Nicolas Havard - Support technique Niagara et solutions dédiées à la GTB
2017 | stage | M2 IDBCI (ex ITEA) | Glenn Lageat