Validation d'un concept d'élimination de raies parasites par l'implémentation du process sur FPGA
Mots Clefs
Resumé
La génération de fréquence à laide dun synthétiseur de fréquence dit direct (DDS) est utilisé dans de diverses applications mais il engendre de nombreuses raies parasites. Un algorithme visant à réduire ce bruit a été développé à lIETR puis simulé et validé sous Matlab. Le but de ce TER est de mettre en uvre un démonstrateur en implantant lalgorithme dans un FPGA grâce au logiciel QuartusII afin de valider physiquement ce concept. Puis une série de tests et de mesures sera nécessaire pour déterminer les limites du démonstrateur et ses caractéristiques.
Pas de poster
Voir aussi :
- Partage de l’énergie à l’échelle d’un quartier
2018 | projet | M2 IDBCI (ex ITEA) | Maxime Metayer - Développement d'une application Android pour piloter une installation domotique.
2011 | stage | M2 IDBCI (ex ITEA) | Alexis Fayoux - PRODIM@GES : Tests et Intégration Optique
2009 | stage | M2 IDBCI (ex ITEA) | Mohamed Housseini - Zigbee : controleur communicant et interropérabilité dans l'habitat
2007 | stage | M2 IDBCI (ex ITEA) | Olivier Boissel - Etude et Réalisation d'un laboratoire de tests pour des essais réels et semi-virtuels
2013 | stage | M2 IDBCI (ex ITEA) | Maxime Leguillon - Evolution des tests cliniques vers une surveillance à domicile
2007 | projet | M2 IDBCI (ex ITEA) | Olivier Boissel et Pascal Roussel - Préconisations techniques pour un tiers-lieu
2020 | projet | L3 SPH | David Chretien et Jeremy Piton