modélisation d'un convertisseur analogique-numérique pipeline en VHDL-AMS

Date : 2004

Type : ter

Formation : M1 EEA

Auteur(s) : Jean-Yves Clevede , Scolan Goulwen et Marhem Jean-Francois

Mots Clefs

Resumé

Les systèmes de communications (modems, équipements réseaux), de test et d'instrumentation rapides (imagerie médicale) intègrent des convertisseurs analogiques numériques.Leurs structures doivent innover constamment pour être plus rapides et plus précis tout en étant moins gourmand en consommation d'énergie et en surface de semi-conducteur. L'objectif de ce projet est de modéliser un convertisseur analogique-numérique à structure pipeline dans le but d'explorer de nouvelles architectures de CAN. L'étude de différentes architectures va permettre de les évaluer de manière qualitative indépendamment de la technologie qui sera utilisé par la suite pour les implanter dans des circuits intégrés spécifiques. La modélisation d'un tel système est complexe car il fait intervenir deux environnements: le domaine analogique avec ses signaux en temps continu et le domaine numérique avec ses signaux en temps discret ou des échantillons. Plusieurs langages permettent de simuler les contextes analogiques: spice,…; d'autres s'appliquent au numérique: VHDL, VERILOG qui sont des langages communs et standardisés. Dans notre cas, l'analogique et le numérique coexistent et l'usage de plusieurs outils de simulation ne permet pas une cohésion complète entre les différents milieux. La solution est l'utilisation du langage VHDL-AMS qui est une évolution récente du langage VHDL. Le VHDL-AMS traite la partie analogique et mixte tandis que la partie numérique reste traitée avec le VHDL.

Pas de poster

Voir aussi :